主要内容

bitor

位操作或

折叠页面

语法

C = bitor(A,B)
C = bitor(A,B, sumedtype)
Objout = bitor(netobj1,netobj2)

描述

例子

C= bitor (A、B）的按位或返回一个和B．

例子

C= bitor (A、B，assumedtype）假设一个和B的assumedtype．

objout= bitor (netobj1，netobj2）返回.NET枚举对象的按位ORnetobj1和netobj2．

例子

全部折叠

打开实时脚本

为逻辑或操作创建一个真值表。

A = uint8([0 1;0 1]);B = uint8([0 0];1 1]);表= bitor(A, B)
TTable =2x2 uint8矩阵0 1 1 1

bitor如果任意位输入为1，则返回1。

打开实时脚本

MATLAB®使用二进制补码对负整数进行编码。例如，要找到-5的二进制补码表示，取数字的正数的位模式(00000101)，交换每个位(11111010)，然后对结果加1 (11111011）.

因此，-5 (11111011)及6 (00000110)为-1 (11111111）.

A = -5;bitget (8: 1:1,“int8”）
ans =1×811,11,110,11,1
B = 6;bitget (b, 8: 1:1,“int8”）
ans =1×80 0 0 0 0 1 0 0
C = bitor(a,b，“int8”）
C = -1
bitget (c, 8: 1:1,“int8”）
ans =1×811,11,11,11,1
打开实时脚本

使用bitor和bitshift将四个8位字节打包成它们组成的32位整数。

创建四个字节的数据。用十六进制字面值指定数据，使用-u32后缀来指定数据应该存储为uint32．每个字节包含8位的数据。

Byte4 = 0x87u32;Byte3 = 0x65u32;Byte2 = 0x43u32;Byte1 = 0x21u32;

首先将第一个字节添加为32位无符号整数的前8位。

packedNum = byte1;

接下来，将其他三个字节打包到packedNum,使用bitshift将字节移动到适当的位置，和bitor把比特复制过来。

packkednum = bitor(packkednum,bitshift(byte2,8));packkednum = bitor(packkednum,bitshift(byte3,8*2));packkednum = bitor(packkednum,bitshift(byte4,8*3));

查看打包后的32位整数。

格式十六进制packedNum
packedNum =uint3287654321

输入参数

全部折叠

输入值，指定为标量、向量、矩阵或多维数组。输入一个和B必须是相同的大小或具有兼容的大小(例如，一个是一个米——- - - - - -N矩阵和B是标量还是1——- - - - - -N行向量)。有关更多信息，请参见基本操作的兼容数组大小．一个和B也必须是相同的数据类型，除非是标量双精度类型。

  • 如果一个和B是双精度数组，和assumedtype，则MATLAB®对待一个和B作为无符号64位整数。

  • 如果assumedtype，则?中的所有元素一个和B的范围内必须有整数值assumedtype．

数据类型:双|逻辑|int8|int16|int32|int64|uint8|uint16|uint32|uint64

的假设数据类型一个和B，指明为“uint64”，“uint32”，“uint16”，“uint8”，“int64”，“int32”，“int16”,或“int8”．

  • 如果一个和B是双精度数组吗assumedtype可以指定任何有效的整数类型，但默认为“uint64”．

  • 如果一个和B是整数类型数组，那么assumedtype必须指定相同的整数类型。

数据类型:字符|字符串

输入值，指定为。net枚举对象。您必须运行Windows的某个版本®使用。net枚举对象作为输入参数。

bitor是从。net枚举创建的MATLAB枚举对象的实例方法。

输出参数

全部折叠

按位或结果，作为数组返回。C数据类型是否相同一个和B．

  • 如果任何一一个或B一个是标量双精度，另一个是整数类型，那么C是整数类型。

按位OR结果，作为。net枚举对象返回。

扩展功能

C/ c++代码生成
使用MATLAB®Coder™生成C和c++代码。

GPU代码生成
使用GPU Coder™为NVIDIA®GPU生成CUDA®代码。

HDL代码生成
使用HDL Coder™为FPGA和ASIC设计生成Verilog和VHDL代码。

版本历史

R2006a之前引入

另请参阅

|||||||

主题