比较恒定

确定如何信号进行比较，以指定的恒定

扩大所有页面

图书馆：
万博1manbetx的Simulink /逻辑与位运算
HDL编码器/逻辑和位运算

描述

在比较恒定块输入信号以恒定的相比较。指定要在不断的恒值参数。指定输入相比如何与恒定值操作者参数。

端口

输入

展开全部

`PORT_1`- 输入信号
纯量

输入信号，指定为一个标量，用zero.The块第一转换相比其恒值参数对输入数据类型，然后执行指定的操作。

数据类型：单|双|INT8|INT16|INT32|Int64的|UINT8|UINT16|UINT32|UINT64|布尔|固定点|枚举|总线

产量

展开全部

`PORT_1`- 输出信号
0 |1

输出是0如果比较是错误的，1如果这是真的。

数据类型：UINT8|布尔

参数

展开全部

`操作者`- 逻辑运算符
<=（默认）|== |〜= |<|> = |>

此参数可以有以下值：

==- 确定所述输入是否等于指定的常数。
〜=- 确定所述输入是否不等于指定的常数。
<- 确定所述输入是否小于指定的常数。
<=- 确定所述输入是否小于或等于指定的常数。
>- 确定输入是否大于指定常数。
> =- 确定输入是否大于或等于指定的常数。

程序中使用

块参数：relop

类型：特征向量

值：'=='|'〜='|'<'|'<='|'> ='|'>'

默认：'<='

`恒值`- 常量与比较
不变

指明该输入被比较的恒定值。

程序中使用

块参数：常量

类型：特征向量

值：标|矢量|矩阵|的N- d阵列

默认：'3.0'

`输出数据类型`- 输出的数据类型
`布尔`（默认）|`UINT8`

指定输出的数据类型，布尔要么UINT8。

程序中使用

块参数：OutDataTypeStr

类型：特征向量

值：“布尔”|'UINT8'

默认：“布尔”

`使过零检测`- 选择启用过零检测
检查（缺省）|取消选中

选择启用过零检测。欲了解更多信息，请参阅过零检测。

程序中使用

块参数：过零

类型：特征向量

值：“关”|'上'

默认：'上'

模型的例子

法插图大数

使用MATLAB系统块，说明大数定律。

打开模型

块特性

数据类型	`布尔`\|`双`\|`枚举`\|`固定点`\|`整数`\|`单`
直接馈通	`没有`
多维信号	`是`
可变大小信号	`是`
过零检测	`是`

扩展功能

C / C ++代码生成
生成使用的Simulink编码器™C和C ++代码。万博1manbetx

HDL代码生成
生成Verilog和VHDL使用HDL编码器™FPGA和ASIC设计的代码。

HDL编码器™提供了影响HDL实现并合成逻辑额外配置选项。

HDL建筑

此块有一个单一的，默认的HDL架构。

HDL块属性

ConstrainedOutputPipeline	寄存器数由您的设计中移动现有的延迟在输出端放置。分布式流水线不引入这些寄存器。默认值是`0`。有关详细信息，请参阅ConstrainedOutputPipeline（HDL编码器）。
InputPipeline	输入流水线阶段的数量在生成的代码中插入。分布式流水线和约束输出流水线可以移动这些寄存器。默认值是`0`。有关详细信息，请参阅InputPipeline（HDL编码器）。
OutputPipeline	输出流水线阶段的数量在生成的代码中插入。分布式流水线和约束输出流水线可以移动这些寄存器。默认值是`0`。有关详细信息，请参阅OutputPipeline（HDL编码器）。

复杂的数据支持万博1manbetx

此块支持复杂的信号代码万博1manbetx生成。

PLC代码生成
生成使用的Simulink PLC编码器™结构化文本代码。万博1manbetx

定点转换
设计和模拟使用定点设计师™定点系统。

也可以看看

组合逻辑|与0比较|逻辑运算符

R2006a前推出

万博1manbetxSimulink的文档

万博1manbetx

基于模型的设计为嵌入式控制系统

下载白皮书

比较恒定

描述

端口

输入

PORT_1- 输入信号纯量

产量

PORT_1- 输出信号0 |1

参数

操作者- 逻辑运算符<=（默认）|== |〜= |<|> = |>

程序中使用

恒值- 常量与比较不变

程序中使用

输出数据类型- 输出的数据类型布尔（默认）|UINT8

程序中使用

使过零检测- 选择启用过零检测检查（缺省）|取消选中

程序中使用

模型的例子

法插图大数

块特性

扩展功能

C / C ++代码生成生成使用的Simulink编码器™C和C ++代码。万博1manbetx

HDL代码生成生成Verilog和VHDL使用HDL编码器™FPGA和ASIC设计的代码。

HDL建筑

HDL块属性

复杂的数据支持万博1manbetx

PLC代码生成生成使用的Simulink PLC编码器™结构化文本代码。万博1manbetx

定点转换设计和模拟使用定点设计师™定点系统。

也可以看看

R2006a前推出

万博1manbetxSimulink的文档

万博1manbetx

基于模型的设计为嵌入式控制系统

`PORT_1`- 输入信号
纯量

`PORT_1`- 输出信号
0 |1

`操作者`- 逻辑运算符
<=（默认）|== |〜= |<|> = |>

`恒值`- 常量与比较
不变

`输出数据类型`- 输出的数据类型
`布尔`（默认）|`UINT8`

`使过零检测`- 选择启用过零检测
检查（缺省）|取消选中

C / C ++代码生成
生成使用的Simulink编码器™C和C ++代码。万博1manbetx

HDL代码生成
生成Verilog和VHDL使用HDL编码器™FPGA和ASIC设计的代码。

PLC代码生成
生成使用的Simulink PLC编码器™结构化文本代码。万博1manbetx

定点转换
设计和模拟使用定点设计师™定点系统。