对输入信号的每个元素或子数组重复执行算法,并将结果串联(高密度脂蛋白编码器)
要对输入信号的每个元素或子数组重复相同的算法,请使用为每个子系统块。该块减少了模拟时间,因为它同时处理输入信号的单个元素或子阵列。有关模拟行为和块参数的信息,请参见为每个子系统.
通过使用为每一个块内为每个子系统,可以指定如何划分输入信号的元素。块的参数分区维度和分区宽度指定要对输入信号进行切片的尺寸和每个切片的宽度。要对行向量进行分区,请指定分区维度作为2
.要对列向量进行分区,请指定分区维度作为1
.要了解关于块参数的更多信息,请参见为每一个.
的生成HDL代码时为每个子系统时,代码生成器使用为能够生成
迭代输入和输出信号元素的循环。for-generate循环提高了可读性并减少了代码行数,否则对于大型向量信号可能会导致数百行代码。
你不能使用为每个子系统block作为DUT。
的分区掩码参数为每个子系统用于生成HDL代码。
体系结构 | 描述 |
---|---|
模块 (默认) |
为子系统和子系统中的块生成代码。 |
黑箱 |
生成黑匣子接口。生成的HDL代码只包含子系统的输入/输出端口定义。因此,您可以在模型中使用一个子系统来生成现有的、手工编写的HDL代码的接口。 子系统的黑盒接口的生成类似于Model块接口的生成,但是没有时钟信号。 |
|
从生成的代码中删除子系统。您可以在仿真中使用子系统,但是,在HDL代码中将它视为“无操作”。 |
为黑箱
架构中,您可以自定义端口名称和设置外部组件接口的属性。看到定制黑匣子或HDL协同仿真接口.
自动流水线插入基于合成工具,目标频率,和倍增字长。默认值是继承
.另请参阅AdaptivePipelining.
检测沿一条路径引入的新延迟,并在其他路径上插入匹配的延迟。默认值是继承
.另请参阅BalanceDelays.
以较快的时钟速率而不是较慢的数据速率插入管道寄存器。默认值是继承
.另请参阅ClockRatePipelining.
通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是0。另请参阅ConstrainedOutputPipeline.
管道寄存器分配,或寄存器重定时。默认值是从
.另请参阅DistributedPipelining.
为乘法器映射合成属性。默认值是没有一个
.另请参阅DSPStyle.
从生成的HDL代码中删除子系统层次结构。默认值是继承
.另请参阅FlattenHierarchy.
要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是0。另请参阅InputPipeline.
要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是0。另请参阅OutputPipeline.
要映射到单个共享资源的功能等效资源的数量。默认值是0。另请参阅资源共享.
并行数据路径或向量的数目,这些路径或向量经过时间多路转换为串行的标量数据路径。默认值是0,它实现完全并行的数据路径。另请参阅流媒体.
属性中的块属性设置不能是DUT目标规范选项卡将被忽略。