创建信号总线(高密度脂蛋白编码器)
这个块有一个单独的、默认的HDL架构。
通过在设计中移动现有延迟而放置在输出处的寄存器数。分布式管道不会重新分发这些寄存器。默认值是0。另请参阅ConstrainedOutputPipeline.
要插入生成代码的输入管道阶段的数目。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是0。另请参阅InputPipeline.
要插入生成代码的输出管道阶段的数量。分布式管道和受约束的输出管道可以移动这些寄存器。默认值是0。另请参阅OutputPipeline.