高密度脂蛋白编码器

生成硬件描述语言(VHDL)而且VerilogFPGA和ASIC设计代码

HDL Coder™生成便携式，可合成的VHDL^®和Verilog^®MATLAB代码^®函数,仿真软件万博1manbetx^®模型和状态流^®图表。生成的HDL代码可用于FPGA编程或ASIC原型设计。

HDL Coder提供了一个工作流建议器，可以自动化Xilinx的编程^®和阿尔特拉^®fpga。您可以控制HDL架构和实现，突出显示关键路径，并生成硬件资源利用率估计。HDL Coder提供了您的Simulink模型和生成的Verilog和VHDL代码之间的万博1manbetx可追溯性，支持遵守DO-254和其他标准的高完整性应用程序的代码验证。